大阪大学　吉田　浩芳　氏、Cadence Design Systems　牧井　徹　氏、コジマイーデザインオフィス　小島　智　氏、ウシオ電機株式会社　有本　太郎　氏にご講演をいただきます。

株式会社AndTech（本社：神奈川県川崎市、代表取締役社長：陶山　正夫、以下 AndTech）は、R&D開発支援向けZoom講座の一環として、昨今高まりを見せるアドバンストパッケージング技術での課題解決ニーズに応える

べく、第一人者の講師からなる「最先端半導体パッケージ技術（アドバンスドパッケージ技術）」講座を開講いたします。

アドバンストパッケージング技術の背景、主要な技術課題と動向の解説にはじまり、チップレット・3DICの半導体設計向けの最新ソリューション、チップレット適用が進んでいるプロセッサー製品の設計標準言語とインターコネクト標準、半導体パッケージの集積を担う技術として期待されている表面処理について「エキシマVUV処理」をご紹介！

本講座は、2025年12月19日開講を予定いたします。

テーマ：半導体のさらなる高性能化を目指す最先端半導体パッケージ技術（アドバンスドパッケージ技術）の最新動向

講師 コジマイーデザインオフィス　代表　小島　智　氏

第4部 アドバンスドパッケージ向け表面処理技術のご紹介

・半導体パッケージングについて、政策、ビジネス、技術の観点で、現状と見通し

・プロセッサー製品の適用状況、設計標準言語、インターコネクト標準とチップレット検査の課題について

WEB会議ツール「Zoom」を使ったライブLive配信セミナーとなります。

幅広い分野のR&Dを担うクライアントのために情報を提供する研究開発支援サービスを提供しております。

弊社は一流の講師陣をそろえ、「技術講習会・セミナー」に始まり「講師派遣」「出版」「コンサルタント派遣」

「市場動向調査」「ビジネスマッチング」「事業開発コンサル」といった様々なサービスを提供しております。

クライアントの声に耳を傾け、希望する新規事業領域・市場に進出するために効果的な支援を提供しております。

一流の講師のＷＥＢ講座セミナーを毎月多数開催しております。

選りすぐりのテーマから、ニーズの高いものを選び、書籍を発行しております。

株式会社AndTech　コンサルティングサービス

経験実績豊富な専門性の高い技術コンサルタントを派遣します。

下記プログラム全項目（詳細が気になる方は是非ご覧ください）

「ムーアの法則」の限界とAIの爆発的な需要を背景に、チップレットや2.5D/3D実装といったアドバンストパッケージング技術が半導体性能向上の鍵を握っています。

本講座では、これらの技術の背景に加えて、高密度インターコネクト、熱問題、電源供給ネットワーク (PDN)、テスト技術、複数物理領域にわたる統合設計、チップレットエコシステムにおける標準化の促進、といった主要な技術課題と動向を解説します。

これらの課題に対する革新的な解決策が、今後の半導体産業とAIの進化をどのように牽引していくか、その見通しを深掘りします。

○アドバンストパッケージ・チップレットの背景

半導体のことをよくご存じない方でもわかるように、今般の半導体パッケージングについて、政策、ビジネス、技術の観点で、現状と見通しをわかりやすく解説します。

近年、AIやHPC、車載システムの進展により、より高性能かつ低消費電力なSoCの開発が求められています。

しかし、従来の2D設計では、トランジスタ密度の限界や配線遅延、消費電力の増加といった課題が顕在化しており、ムーアの法則の持続が困難になりつつあります。こうした背景から、複数のチップレットを垂直方向に積層し、短距離・高帯域で接続する3D IC技術が注目されています。3D ICは、設計の自由度を高めると同時に、性能向上と省電力化の両立を可能にする次世代のアーキテクチャとして、今後の半導体開発において不可欠な技術となりつつあります。

本講演では、ケイデンスが提供する3D IC設計ソリューションを取り上げ、設計探索、物理設計、解析、サインオフまでを統合的に支援する最新技術をご紹介します。また、ファウンドリとの連携事例や、AI設計との融合による開発加速手法についても解説し、次世代半導体設計の潮流を示します。

・ケイデンスの提供しているChiplet/3DIC設計プラットフォーム紹介

EDAベンダーが提供しているチップレット・3DICの半導体設計向けの最新ソリューションをご覧いただけます。

また、チップレット設計における課題と必要な要素技術を理解いただけます。

チップレットとはチップ個片を意味する用語であり、チップレットへの分割とシステム統合により、ヘテロ集積（HI）を実現する設計手法を意味する。Monolithic Scalingの継続は高価であり、チップレットはScalingを持続させる経済的分割製造（サイズ、歩留まり、技術ノード）を可能にするソリューションである。これには従来のMonolithic SoC設計技術に、半導体IPとしてチップレットを加えた統合SoC設計技術への進化が求められ、チップレット流通とチップレット統合を実現する国際標準規格の開発と普及が重要となる。

チップレット適用が進んでいるプロセッサー製品の状況を述べ、設計標準言語とインターコネクト標準について詳しく説明する。また、チップレット検査の課題についても簡単に触れる。

チップレットは、エレクトロニクス分野で大きな注目を浴びており、Buzzwordとなっている。多くのステークホルダーが関わり、立場により見方が大きく異なる。特にパッケージ実装のプロセスと材料に偏った見方が多く散見される。鳥瞰的視点でこの技術を眺めて全体を理解した上、チップレット設計技術について深く理解することができる。

生成AIの普及に伴い、データセンタや情報処理端末には高速化・大容量化・広帯域化が求められている。半導体の微細化について検討が進む一方で、半導体チップを高密度に実装することで、半導体チップの微細化と同等の性能向上をパッケージ基板として実現しようとするさらなる取り組みがなされている。本講演では、半導体パッケージの集積を担う技術として期待されている表面処理について、エキシマVUV処理を中心にご紹介する。

・半導体パッケージ基板で提案する光ソリューション

光のリーディングカンパニーとして，ウシオ電機の製品は精密洗浄，材料に機能性を持たせる表面改質，低ダメージのアッシングなど表面処理の分野で多様な用途に応じて活用されております．

＊ 本ニュースリリースに記載された商品・サービス名は各社の商標または登録商標です。

＊ 本ニュースリリースに記載された内容は発表日現在のものです。その後予告なしに変更されることがあります。